EP2C8T144I8N,программируемая матрица

семейство устройств cyclone ii обладает следующими характеристиками:
- архитектура высокой плотности с количеством логических элементов от 4608 до 68416
● встроенные блоки памяти m4k
● до 1.1 мбит доступной оперативной памяти без уменьшения доступной логики
● 4096 бит памяти на блок 4608 бит на блок, включая 512 биты четности
● переменные конфигурации портов ×1, ×2, ×4, ×8, ×9, ×16, ×18, ×32 и ×36.
● настоящий двухпортовый порт один для чтения и один для записи, два чтения, или две записи для режимов ×1, ×2, ×4, ×8, ×9, ×16 и ×18.
● байт позволяет маскировать ввод данных во время записи.
● работа на частоте до 260 мгц.

- встроенные умножители.
● до 150 умножителей 18 × 18 бит, каждый из которых можно сконфигурировать как два независимых умножителя 9 × 9 бит с производительностью до 250 мгц.
● дополнительные входные и выходные регистры.

- поддержка расширенного ввода-вывода.
● поддержка стандарта высокоскоростного дифференциального ввода-вывода., включая lvds, rsds, mini-lvds, lvpecl, дифференциальный hstl и дифференциальный sstl.
● поддержка стандартов несимметричного ввода-вывода, включая 2.5 в и 1.8 в, sstl класса i и ii, 1.8 в и 1.5 в. hstl класса i и ii, 3.3 в pci и pci-x 1.0, 3.3, 2.5, 1.8 и 1.5 в lvcmos, а также 3.3, 2.5 и 1.8 в lvttl.
● специальная группа по межсоединению периферийных компонентов. pci sig спецификация локальной шины pci, соответствие версии 3.0 для работы при напряжении 3.3 в при частоте 33 или 66 мгц для 32- или 64-разрядных интерфейсов.
● pci express с внешним ti phy и функцией altera pci express ×1 megacore®.
● 133 -мгц совместимость со спецификацией pci-x 1.0.
● поддержка высокоскоростной внешней памяти, включая ddr, ddr2 и sdr sdram, а также qdrii sram, поддерживаемая добавлением функций altera ip megacore для простоты использования.
● три выделенных регистра на каждый элемент ввода-вывода ioe: один входной регистр, один выходной регистр и один регистр разрешения вывода.
● программируемая функция удержания шины.
● программируемая функция мощности выходного сигнала.
● программируемые задержки между выводом и ioe или логическим массивом.
● группировка банков ввода-вывода для уникального vccio. и/или настройки банка vref.
● поддержка стандарта ввода-вывода multivolt™ для интерфейсов 1.5, 1.8, 2.5 и 3.3.
● поддержка операций горячего подключения.
● трехсостояние со слабым подтягиванием контактов ввода-вывода перед и/или vref. во время настройки
● программируемые выходы с открытым стоком
● поддержка последовательной встроенной терминационной нагрузки.

- гибкая схема управления тактовой частотой
● иерархическая сеть тактовой частоты для производительности до 402.5 мгц
● до четырех фапч на устройство обеспечивают умножение и деление тактовой частоты, фазовый сдвиг, программируемый рабочий цикл и внешние тактовые выходы, что позволяет управлять тактовой частотой на системном уровне и контролировать перекосы
● до 16 глобальных линий тактовой частоты в глобальной тактовой сети, которые управляются по всему устройству.

- конфигурация устройства.
● быстрая последовательная конфигурация обеспечивает время настройки менее 100 мс.
● функция декомпрессии позволяет уменьшить размер хранилища программных файлов и сократить время настройки.
● поддерживает несколько режимов конфигурации.: активная последовательная, пассивная последовательная конфигурация и конфигурация на основе jtag.
● поддерживает настройку с помощью недорогих устройств последовательной конфигурации.
● конфигурация устройства поддерживает несколько напряжений 3.3, 2.5 или 1.8 в.